Синтез логічних схем

Опис кредитного модуля “Синтез логічних схем”

     Кредитний модуль « Синтез логічних схем » відносить до вибіркових дисциплін циклу професійної та практичної підготовки. Метою кредитного модуля є формування у студентів компетенцій в області алгебри-логіки, логічного синтезу однотактних та багатотактних схем автоматизації типових технологічних процесів. Студенти вивчають методи синтезу багатотактних схем на основі таблиць переходів і карт Карно (Karnaugh Maps), циклограм, графопереходів (RS- та JK-тригерів) та мультиплексорів-селекторів,  а також, їх практичне застосування при проектуванні схем автоматизації технологічних процесів. Елементна база цього кредитного модуля – це логічні мікросхеми, релейно-контактні схеми та програмовані логічні інтегральні схеми (ПЛІС) світових виробників.

Синтез логічних схем кафедра АЕМС-ЕП Синтез логічних схем кафедра АЕМС-ЕП
Елементи синтезу дискретних схем автоматизації: карта Карно та графоперехід

     Теоретичний матеріал з основ автоматизації технологічних процесів, алгебри-логіки та логічного синтезу однотактних та багатотактних схем студенти отримують на лекційних заняттях (18 лекцій), а практично розв’язують задачі автоматизації – на практичних заняттях (9 практик). На лабораторних роботах (4 лабораторні роботи) студенти перевіряють працездатність розроблених схем автоматизації на лабораторних стендах із застосуванням сучасного обладнання світових виробників (Lovato, Hitachi, ALTERA, NXP Semiconductors, Philips та ін.). Індивідуальне семестрове завдання – домашня контрольна робота (ДКР), в якій необхідно виконати декілька завдань (мінімізувати логічні функції, виконати синтез однотактних та багатотактних задач, побудувати схеми на логічних елементах) для закріплення теоретичних та практичних знань із розділів кредитного модуля. Студенти, які хочуть власноруч зібрати схеми, що були синтезовані у ДКР, та перевірити їх працездатність можуть це зробити із застосуванням монтажних плат та логічних мікросхем. Форма семестрового контролю – усний екзамен (1 задача та 2 теоретичні запитання).

Синтез логічних схем кафедра АЕМС-ЕП Синтез логічних схем кафедра АЕМС-ЕП
Сучасна плата розробника (Development board) на основі програмованої логічної інтегральної схеми типу FPGA сімейства Cyclone V фірми ALTERA, що була надана програмою підтримки університетів (ALTERA Uneversity Program)
Синтез логічних схем кафедра АЕМС-ЕП
Схеми, зібрані студентами 3-го курсу по першій частині ДКР

     На цій сторінці Ви знайдете описи лабораторних робіт та практичних занять, методичні рекомендації та РСО, а також, інші цікаві матеріали.

Опис лабораторних робіт першого циклу (лабораторні роботи 1-4).

Рейтингова система оцінювання студентів (РСО) з кредитного модуля “Автоматизація технологічних процесів, установок і комплексів-1” (2015-2016 н.р.)

Лекційний матеріал кредитного модуля “Автоматизація технологічних процесів, установок і комплексів-1”

Методичні вказівки до виконання домашньої контрольної роботи.

Система бонусних балів

Івенти

Практичне заняття №1

Практичне заняття №2

Статистика



Навчальний рік 2017/2018

1 семестр / 2 семестр


Всього навчається: 195 / 187,
з них на бюджеті: 185 / 183.
Отримують стипендію: 89 / 92,
з них підвищену: 7 / 12.

Оголошення



100 років ФЕА!


В цьому році виконується 100 років ФЕА. Вітаємо викладачів, випускників та студентів з цією визначною датою. Всі хто бажає внести вклад, відтворити історію факультету, запрошуємо надсилати пропозиції на почтову адресу svkorol ON ukr.net.

Партнери